PC-3000 Flash Monolith 引脚分配确定指南－非标准2

这篇熟悉文章不包含技术程序的细微差别，也无法涵盖引脚排列确定的终点和终点。因此，如果您没有单体焊接方面的实践，那么我们建议您注意安全，不要开始它。对于没有焊接实践或使用数字分析仪的新手来说，这个过程非常困难。

另外，在开始之前，请阅读本文。

本指南是关于如何使用廉价分析仪确定引脚排列。在这种情况下，我们使用 Hanteck LA5034 具有 34 个通道和 64 Kbit 内存深度。这个内存非常小，但如果对处理应用严格性，就足以完成我们的任务。

此过程需要满足以下条件：

1. 逻辑分析器;
2. 一端是连接到逻辑分析仪的健康单体，另一侧是测试单体，通过读卡器或 USB 连接，具体取决于单体的类型;
3. ONFI规范

我们必须从ONFI规范或NAND数据表中了解以下信息

1. 命令锁存部分 – 它描述了 NAND 命令的时序图;
2. 地址锁存部分 – 它描述了发送的 NAND 地址;
3. “读取页面”和“程序页面”部分 – 它们描述了 NAND 页面的读取和写入，详细信息通常在第 1 节和第 2 节中提及;
4. ID 读取部分 – 它描述了 NAND 芯片 ID 读取。

让我们从我们的单体案例开始。该单体有 21 个磁道，因此分析仪输入触点连接到这些磁道。最初设置分析仪的小采样率，例如每秒 25 Msamples，输入引脚电压等于 3.3 V。 触发模式设置为 AUTO。 按“开始”并逐个扇区读取单体。分析器显示以下图片：

然后查看ONFI规范，数据输出周期时序

似乎每个字节都只带有 RE 线时钟。回到分析仪输出，看到有 BUS 9 和 BUS 11 时钟。它们就像重复的矩形。问题：为什么是两个信号？答：根据异步模式，标准字节选择在整个 RE 周期内执行，即从 0 到 1。在我们的例子中，它从 0 到 1 和从 1 到 0 执行两次。这意味着内存具有DDR接口。例如，TLC Samsung ECDE98CE 数据表具有类似的时序图。

根据这两张图，我们可以看到，与RE线相比，有一条信号形状相同且滞后的DQS线很小。为了区分这两个信号，我们必须将采样率提高到每秒 200 Msamples 并得到以下方案：

按照这个速度，很明显，BUS 9 与 BUS 11 相比有滞后。因此，使用三星数据表，我们理解 BUS 11 是 RE，而 BUS 9 是 DQS，因为与 RE 相比，DQS 应该有滞后。此外，还有一个IO信号，但根据ONFI规范，只有当IO信号为BUS1-8时，才能替换RE/DQS，因为数据在XOR之后是随机的，这一事实导致数据线字节的随机状态。

好了，我们找到了 RE、DQS 和 IO 线，下一步就是找到 WE 线。根据ONFI规范，在写入模式下，只能更改数据线和WE线。开始逐个部门编写并得到这张图：

很明显，BUS1-8 是数据线。DQS 仍然是 DQS 线路，BUS 21 具有额外的时钟（矩形）。因此，BUS 21 是 WE 线。

最后，我们确定了 ALE、CLE、RB 和 IO 线的顺序。为了解决这个任务，我们需要使用触发器。您可以在手册中获得触发设置。对于我们的情况，请打开手册并阅读：

我们可以看到读取命令有 7 个字节。字节 00 的 CLE 行状态 = 1，WE 行的状态 = 0。

然后，为 ALE 行设置 state = 1，为 WE 行设置 state = 0，并在 WE 行上写入 5 个地址。最后，将 ALE 行设置为 state = 0，最后一个字节是命令 0x30，CLE 行的 state = 1，WE 行的 state = 0。

RB 行切换到 state = 0。

所有这些都使我们能够知道 CLE、ALE、RB 在哪里，但触发设置应正确设置。

我们建议遵循ONFI规范中的程序

它表明NAND发送正边沿触发的WE开关信号，我们必须设置正边沿WE触发的参数（上升模式）。为什么选择我们？因为在命令发送和NAND地址写入过程中使用WE命令。当将信息从NAND发送到控制器时，使用RE线而不是WE信号。所以触发参数是：

从等于 1 个扇区的步长开始阅读，并查看：

看起来它完全符合读取命令。很明显，总线 13 是 CLE，总线 14 是 ALE，由于总线 14 有 WE 脉冲，在最后一个命令之后 BUS 10 设置为 0，然后又设置回 1。所以它是 ONFI 规范中显示的 R/B 命令。

我们找到了所有 IO 线（CLE、ALE、RE、WE、RB）。现在，我们必须通过经过良好调整的触发器使用 ID 读取来查找行顺序。

身份证读取。根据ONFI规范，ID读取是通过地址0x00处的命令0x90执行的，然后选择字节，如所附数据表所示

请注意，命令顺序是：

1. 发送重置 – 命令 FF;
2. 读取 ID;
3. 上传叠加层;
4. 通过界面工作。

有时在步骤 1 和步骤 2 之间会有一些子步骤，例如初步的 NAND 芯片配置。但是，请记住，这是写作，而不是阅读。因此，我们正在检测读取命令 – 正向 RE 信号。为此，我们必须更改 Rising RE 中的触发器并设置触发器的单一模式。在此模式下，触发器执行单触发器更改状态。而开关电源后，我们可以看到下图：

图中显示发送两个命令（图上有双 CLE 标志），然后发送一些数据地址，然后读取等。查看此过程：

发送两个命令和一个地址显示在缩放图中。很明显，命令参数是 CLE 状态 = 1 和 WE 状态 = 0，地址参数是 ALE 状态 = 1，WE 状态 = 0。反转以下命令：

命令 1.

数据线位等于 1，这是命令 FF – NAND 复位的典型值。根据规范，NAND在此命令之后处于繁忙状态，RB线路状态= 0。

命令 2.

对于此命令，并非所有 IO 行的状态都等于 1。仅限 BUS 5 和 BUS 8。由于分析仪的起点是 1，位的起点是 0，那么总线 5 和总线 8 对应于设定位 4 和 7。这些位对应于命令 0x90（二进制表示中的命令 0x90 等于 10010000）。

地址。

地址位于命令 2 之后，所有位都设置为 0，因此命令 0x90 加地址 0 是 ID 读取命令。

图表右侧：

显示 ID 读取过程。字节选择具有 RE 线路时钟（状态 = 1 后状态 = 0）。要确定 IO 行顺序，我们必须获取所有 ID 字节的 IO 状态。在这种情况下，控制器读取 7 个字节并组合顺序以获得正确的 ID。如果分析仪不允许对多个通道进行分组并交换组中的字节，则这是一项艰巨的手动任务。如果前两个 ID 字节是已知的，我们可以简化问题。我们可以编写一个简单的脚本来测试所有可能的变体，并根据前两个字节值过滤过时的变体。此脚本的结果显示在图片上。

从脚本的结果可以看出，IO 行 1,2 和 OI 行 5,6 是混合的，其他行的顺序很简单。